인텔이 발표한 무어의 법칙 가속 위한 3가지 계획

인텔 창업자 중 하나인 고든 무어가 제창한 무어의 법칙은 반도체 집적 밀도는 18∼24개월 만에 2배로 늘어나고 칩 성능은 2배가 되지만 더 소형화가 진행된다는 것이다. 반도체는 이런 무어의 법칙에 따라 진화를 계속해왔지만 최근에는 무어의 법칙대로 진화를 이루지 못하고 있으며 무어의 법칙도 한계라고 보도되어 왔다. 이런 무어의 법칙에 준거한 반도체 진화를 실현하기 위해 인텔이 IEEE가 주최한 IEDM 2021 기간 중 최신 기술을 발표했다.

인텔은 전력과 메모미를 늘이기 위한 새로운 실리콘 기능이나 컴퓨팅 방법에 혁신을 일으키기 위한 물리학에 있어 새로운 개념 탐구를 실시하기 위해 3가지 주요 분야에서 혁신에 임하고 잇다고 발표한 것. 인텔은 3가지 주요 분야 혁신으로 2025년 잏후에도 무어의 법칙대로 반도체 진화가 가능해질 것이라고 주장하고 있다.

인텔이 밝힌 3가지 주요 분야 혁신을 보면 첫째는 미래 제품 제공에 더 많은 트랜지스터를 제공하기 위해 필수적인 스케일링 기술 연구를 추진한다는 것.

인텔 연구자는 하이브리드 접합에서 설계와 절차, 조립에 대한 솔루션을 개선해 패키징에서 상호 연결 밀도를 10배 이상 향상시킬 것으로 예상하고 있다. 인텔은 3D 스태킹에 있어 상호 접속 밀도 높이를 실현하기 위해 서브10미크론 범프피치를 실현하기 위한 차세대 3D 패키징 기술(Foveros Direct)을 발표했다. 인텔은 생태계가 첨단 패키징 이점을 누릴 수 있도록 하이브리드 본딩 칩렛 에코시스템을 실현하고 새로운 업계 표준과 테스트 절차를 수립하려 한다.

인텔은 또 GAA 구조를 가진 FET인 리본FET(RibbonFET)를 넘어 무어의 법칙 지속적 진화를 실현하기 위한 모스펫(MOSFET) 구상도 진행하고 있다. 인텔은 최대 30∼50% 로직 스케일링 개선을 가능하기 하기 위해 복수 CMOS 트랜지스터를 스택하는 접근법으로 핀펫 이후 시대에 대응해나간다. 이렇게 하면 평방밀리미터당 더 많은 트랜지스터를 설치할 수 있다.

인텔은 더구나 무어의 법칙이 옹스트롬 시대로 진행되는 길을 개척하고 있어 몇 원자분 두께 밖에 안 되는 새로운 재료 채택을 목표로 하고 있다. 이를 통해 기존 실리콘 채널 한계를 극복하고 다이 영역당 수백만 개에 달하는 트랜지스터를 깔 수 있다는 것이다.

둘째는 실리콘에 새로운 기능 추가하는 것이다. 인텔은 더 효율적인 전력 기술로 300mm 웨이퍼상 CMOS 실리콘과 GaN 기반 전력 스위치 통합을 목표로 연구를 진행하고 있다. 이게 실현되면 CPU에서 저손실과 고속 전력 공급이 가능해져 한층 더 메인보드상 공간을 줄일 수 있다.

또 게임에서 AI에 이르기까지 더 복잡해지고 있는 컴퓨터 애플리에키션에 제공하기 위해 차세대 임베디드 DRAM 기술을 지원하는 새로운 강유전체 재료를 이용해 업계를 선도하는 저지연 읽기와 쓰기 기능 실현도 목표로 하고 있다.

셋째는 실리콘 트랜지스터 기반 양자컴퓨팅으로 대규모 성능을 추구하고 새로운 실내 온도 장치를 이용해 에너지 효율적인 컴퓨팅을 위한 완전히 새로운 스위치를 추구하는 것이다. 이런 기술은 미래에 물리학에서 완전히 새로운 개념을 이용해 기존 모스펫 트랜지스터를 대체할 수 있다.

인텔은 실온에서 MESO 로직 디바이스 실험 실증에 성공한 바 있다. 이에 대해 인텔은 스위칭 나노스케일 자석을 기반으로 하는 새로운 타입 트랜지스터에 대한 잠재적 제조 가능성을 보여준다고 밝히고 있다.

더구나 인텔은 IMEC와 공동으로 스핀트로닉스 재료를 연구하고 있으며 스핀토크 디바이스 실현을 목표로 하고 있다. 또 CMOS 제조와 호환되며 앞으로 연구를 위한 다음 단계가 되는 확장 가능한 양자컴퓨팅을 실현하기 위한 완전한 300mm 양자비트 프로세스 흐름도 발표하고 있다.

반도체 제조에 관한 다양한 정보를 발표한 인텔은 말레이시아에 반도체 패키징 공장 건설을 위해 300억 리깃을 투자할 계획이라고 한다. 관련 내용은 이곳에서 확인할 수 있다.