반도체 제조 파운드리 TSMC가 정례 기술 심포지엄에서 5nm 제조공정과 3nm 제조공정 특징을 설명하고 로드맵과 예측 성능을 발표했다.
TSMC 5nm 제조공정 노드인 N5는 극자외선 EUV 포토리소그래피를 이용한 것이다. EUV 포토리소그래피는 화웨이 5G 지원 SoC인 기린 990에 채택한 7nm 제조공정 노드인 N7+에서도 사용되고 있는 회로 패턴 생성 기술이다. TSMC에 따르면 N5는 7nm 제조공정 노드인 N7에 비해 1.8배 로직 밀도, 최대 15% 성능 향상, 최대 30% 전력 절감을 기대할 수 있다고 주장하고 있다. N5는 또 N7에 비해 높은 수율을 달성할 수 있다.
TSMC에 따르면 N5를 채택한 제품은 2020년 생산될 예정이며 보도에 따르면 애플 차세대 SoC인 A14 칩 시리즈에서 처음 N5가 채택될 가능성이 있다고 한다. 실제로 2020년 6월 5nm 제조공정 생산이 시작될 것이라고 한다.
또 TSMC는 N5에서 5% 속도 향상과 10% 전력 절감을 목표로 한 제조공정 노드인 N5P를 2021년 시작될 예정이라고 발표했다. 그 밖에 같은 5nm 제조공정 노드인 N4는 2021년 4분기 리스크 생산에 들어가 2022년 대량 생산에 들어갈 것이라고 발표했지만 성능은 공개하지 않았다.
그리고 TSMC의 3nm 제조공정을 채택한 노드인 N3도 발표했다. N3은 N5보다 성능이 10∼15% 향상, 전력 소비도 25∼30% 줄일 수 있을 것으로, N3은 2021년 리스크 생산을 하고 2022년 하반기 대량 생산이 예정되어 있다. 3nm 제조공정은 삼성전자가 자체 제조공정 노드인 3GAE를 발표하고 보도에선 전력과 성능은 N3나 3GAE와 비슷하지만 로직 밀도는 N3이 선도하고 있다고 평가하고 있다. 관련 내용은 이곳에서 확인할 수 있다.